source: SVN/rincon/u-boot/board/amirix/ap1000/pci.c @ 55

Last change on this file since 55 was 55, checked in by Tim Harvey, 22 months ago

rincon: added latest u-boot source

restored form server backup

Signed-off-by: Tim Harvey <tharvey@…>

File size: 10.4 KB
Line 
1/*
2 * (C) Copyright 2003
3 * AMIRIX Systems Inc.
4 *
5 * See file CREDITS for list of people who contributed to this
6 * project.
7 *
8 * This program is free software; you can redistribute it and/or
9 * modify it under the terms of the GNU General Public License as
10 * published by the Free Software Foundation; either version 2 of
11 * the License, or (at your option) any later version.
12 *
13 * This program is distributed in the hope that it will be useful,
14 * but WITHOUT ANY WARRANTY; without even the implied warranty of
15 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16 * GNU General Public License for more details.
17 *
18 * You should have received a copy of the GNU General Public License
19 * along with this program; if not, write to the Free Software
20 * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
21 * MA 02111-1307 USA
22 */
23
24#include <common.h>
25#include <ppc4xx.h>
26#include <asm/processor.h>
27#include <pci.h>
28
29#define PCI_MEM_82559ER_CSR_BASE    0x30200000
30#define PCI_IO_82559ER_CSR_BASE     0x40000200
31
32/** AP1100 specific values */
33#define PSII_BASE                   0x30000000    /**< PowerSpan II dual bridge local bus register address */
34#define PSII_CONFIG_ADDR            0x30000290    /**< PowerSpan II Configuration Cycle Address configuration register */
35#define PSII_CONFIG_DATA            0x30000294    /**< PowerSpan II Configuration Cycle Data register. */
36#define PSII_CONFIG_DEST_PCI2       0x01000000    /**< PowerSpan II configuration cycle destination selection, set for PCI2 bus */
37#define PSII_PCI_MEM_BASE           0x30200000    /**< Local Bus address for start of PCI memory space on PCI2 bus. */
38#define PSII_PCI_MEM_SIZE           0x1BE00000    /**< PCI Memory space about 510 Meg. */
39#define AP1000_SYS_MEM_START        0x00000000    /**< System memory starts at 0. */
40#define AP1000_SYS_MEM_SIZE         0x08000000    /**< System memory is 128 Meg. */
41
42/* static int G_verbosity_level = 1; */
43#define G_verbosity_level 1
44
45void write1 (unsigned long addr, unsigned char val)
46{
47        volatile unsigned char *p = (volatile unsigned char *) addr;
48
49        if (G_verbosity_level > 1)
50                printf ("write1: addr=%08x val=%02x\n", (unsigned int) addr,
51                        val);
52        *p = val;
53        asm ("eieio");
54}
55
56unsigned char read1 (unsigned long addr)
57{
58        unsigned char val;
59        volatile unsigned char *p = (volatile unsigned char *) addr;
60
61        if (G_verbosity_level > 1)
62                printf ("read1: addr=%08x ", (unsigned int) addr);
63        val = *p;
64        asm ("eieio");
65        if (G_verbosity_level > 1)
66                printf ("val=%08x\n", val);
67        return val;
68}
69
70void write2 (unsigned long addr, unsigned short val)
71{
72        volatile unsigned short *p = (volatile unsigned short *) addr;
73
74        if (G_verbosity_level > 1)
75                printf ("write2: addr=%08x val=%04x -> *p=%04x\n",
76                        (unsigned int) addr, val,
77                        ((val & 0xFF00) >> 8) | ((val & 0x00FF) << 8));
78
79        *p = ((val & 0xFF00) >> 8) | ((val & 0x00FF) << 8);
80        asm ("eieio");
81}
82
83unsigned short read2 (unsigned long addr)
84{
85        unsigned short val;
86        volatile unsigned short *p = (volatile unsigned short *) addr;
87
88        if (G_verbosity_level > 1)
89                printf ("read2: addr=%08x ", (unsigned int) addr);
90        val = *p;
91        val = ((val & 0xFF00) >> 8) | ((val & 0x00FF) << 8);
92        asm ("eieio");
93        if (G_verbosity_level > 1)
94                printf ("*p=%04x -> val=%04x\n",
95                        ((val & 0xFF00) >> 8) | ((val & 0x00FF) << 8), val);
96        return val;
97}
98
99void write4 (unsigned long addr, unsigned long val)
100{
101        volatile unsigned long *p = (volatile unsigned long *) addr;
102
103        if (G_verbosity_level > 1)
104                printf ("write4: addr=%08x val=%08x -> *p=%08x\n",
105                        (unsigned int) addr, (unsigned int) val,
106                        (unsigned int) (((val & 0xFF000000) >> 24) |
107                                        ((val & 0x000000FF) << 24) |
108                                        ((val & 0x00FF0000) >> 8) |
109                                        ((val & 0x0000FF00) << 8)));
110
111        *p = ((val & 0xFF000000) >> 24) | ((val & 0x000000FF) << 24) |
112                ((val & 0x00FF0000) >> 8) | ((val & 0x0000FF00) << 8);
113        asm ("eieio");
114}
115
116unsigned long read4 (unsigned long addr)
117{
118        unsigned long val;
119        volatile unsigned long *p = (volatile unsigned long *) addr;
120
121        if (G_verbosity_level > 1)
122                printf ("read4: addr=%08x", (unsigned int) addr);
123
124        val = *p;
125        val = ((val & 0xFF000000) >> 24) | ((val & 0x000000FF) << 24) |
126                ((val & 0x00FF0000) >> 8) | ((val & 0x0000FF00) << 8);
127        asm ("eieio");
128
129        if (G_verbosity_level > 1)
130                printf ("*p=%04x -> val=%04x\n",
131                        (unsigned int) (((val & 0xFF000000) >> 24) |
132                                        ((val & 0x000000FF) << 24) |
133                                        ((val & 0x00FF0000) >> 8) |
134                                        ((val & 0x0000FF00) << 8)),
135                        (unsigned int) val);
136        return val;
137}
138
139void write4be (unsigned long addr, unsigned long val)
140{
141        volatile unsigned long *p = (volatile unsigned long *) addr;
142
143        if (G_verbosity_level > 1)
144                printf ("write4: addr=%08x val=%08x\n", (unsigned int) addr,
145                        (unsigned int) val);
146        *p = val;
147        asm ("eieio");
148}
149
150/** One byte configuration write on PSII.
151 *  Currently fixes destination PCI bus to PCI2, onboard
152 *  pci.
153 *  @param    hose    PCI Host controller information. Ignored.
154 *  @param    dev        Encoded PCI device/Bus and Function value.
155 *  @param    reg        PCI Configuration register number.
156 *  @param    val        Address of location for received byte.
157 *  @return Always Zero.
158 */
159static int psII_read_config_byte (struct pci_controller *hose,
160                                  pci_dev_t dev, int reg, u8 * val)
161{
162        write4be (PSII_CONFIG_ADDR, PSII_CONFIG_DEST_PCI2 |     /* Operate on PCI2 bus interface . */
163                  (PCI_BUS (dev) << 16) | (PCI_DEV (dev) << 11) | (PCI_FUNC (dev) << 8) | ((reg & 0xFF) & ~3)); /* Configuation cycle type 0 */
164
165        *val = read1 (PSII_CONFIG_DATA + (reg & 0x03));
166        return (0);
167}
168
169/** One byte configuration write on PSII.
170 *  Currently fixes destination bus to PCI2, onboard
171 *  pci.
172 *  @param    hose    PCI Host controller information. Ignored.
173 *  @param    dev        Encoded PCI device/Bus and Function value.
174 *  @param    reg        PCI Configuration register number.
175 *  @param    val        Output byte.
176 *  @return Always Zero.
177 */
178static int psII_write_config_byte (struct pci_controller *hose,
179                                   pci_dev_t dev, int reg, u8 val)
180{
181        write4be (PSII_CONFIG_ADDR, PSII_CONFIG_DEST_PCI2 |     /* Operate on PCI2 bus interface . */
182                  (PCI_BUS (dev) << 16) | (PCI_DEV (dev) << 11) | (PCI_FUNC (dev) << 8) | ((reg & 0xFF) & ~3)); /* Configuation cycle type 0 */
183
184        write1 (PSII_CONFIG_DATA + (reg & 0x03), (unsigned char) val);
185
186        return (0);
187}
188
189/** One word (16 bit) configuration read on PSII.
190 *  Currently fixes destination PCI bus to PCI2, onboard
191 *  pci.
192 *  @param    hose    PCI Host controller information. Ignored.
193 *  @param    dev        Encoded PCI device/Bus and Function value.
194 *  @param    reg        PCI Configuration register number.
195 *  @param    val        Address of location for received word.
196 *  @return Always Zero.
197 */
198static int psII_read_config_word (struct pci_controller *hose,
199                                  pci_dev_t dev, int reg, u16 * val)
200{
201        write4be (PSII_CONFIG_ADDR, PSII_CONFIG_DEST_PCI2 |     /* Operate on PCI2 bus interface . */
202                  (PCI_BUS (dev) << 16) | (PCI_DEV (dev) << 11) | (PCI_FUNC (dev) << 8) | ((reg & 0xFF) & ~3)); /* Configuation cycle type 0 */
203
204        *val = read2 (PSII_CONFIG_DATA + (reg & 0x03));
205        return (0);
206}
207
208/** One word (16 bit) configuration write on PSII.
209 *  Currently fixes destination bus to PCI2, onboard
210 *  pci.
211 *  @param    hose    PCI Host controller information. Ignored.
212 *  @param    dev        Encoded PCI device/Bus and Function value.
213 *  @param    reg        PCI Configuration register number.
214 *  @param    val        Output word.
215 *  @return Always Zero.
216 */
217static int psII_write_config_word (struct pci_controller *hose,
218                                   pci_dev_t dev, int reg, u16 val)
219{
220        write4be (PSII_CONFIG_ADDR, PSII_CONFIG_DEST_PCI2 |     /* Operate on PCI2 bus interface . */
221                  (PCI_BUS (dev) << 16) | (PCI_DEV (dev) << 11) | (PCI_FUNC (dev) << 8) | ((reg & 0xFF) & ~3)); /* Configuation cycle type 0 */
222
223        write2 (PSII_CONFIG_DATA + (reg & 0x03), (unsigned short) val);
224
225        return (0);
226}
227
228/** One DWord (32 bit) configuration read on PSII.
229 *  Currently fixes destination PCI bus to PCI2, onboard
230 *  pci.
231 *  @param    hose    PCI Host controller information. Ignored.
232 *  @param    dev        Encoded PCI device/Bus and Function value.
233 *  @param    reg        PCI Configuration register number.
234 *  @param    val        Address of location for received byte.
235 *  @return Always Zero.
236 */
237static int psII_read_config_dword (struct pci_controller *hose,
238                                   pci_dev_t dev, int reg, u32 * val)
239{
240        write4be (PSII_CONFIG_ADDR, PSII_CONFIG_DEST_PCI2 |     /* Operate on PCI2 bus interface . */
241                  (PCI_BUS (dev) << 16) | (PCI_DEV (dev) << 11) | (PCI_FUNC (dev) << 8) | ((reg & 0xFF) & ~3)); /* Configuation cycle type 0 */
242
243        *val = read4 (PSII_CONFIG_DATA);
244        return (0);
245}
246
247/** One DWord (32 bit) configuration write on PSII.
248 *  Currently fixes destination bus to PCI2, onboard
249 *  pci.
250 *  @param    hose    PCI Host controller information. Ignored.
251 *  @param    dev        Encoded PCI device/Bus and Function value.
252 *  @param    reg        PCI Configuration register number.
253 *  @param    val        Output Dword.
254 *  @return Always Zero.
255 */
256static int psII_write_config_dword (struct pci_controller *hose,
257                                    pci_dev_t dev, int reg, u32 val)
258{
259        write4be (PSII_CONFIG_ADDR, PSII_CONFIG_DEST_PCI2 |     /* Operate on PCI2 bus interface . */
260                  (PCI_BUS (dev) << 16) | (PCI_DEV (dev) << 11) | (PCI_FUNC (dev) << 8) | ((reg & 0xFF) & ~3)); /* Configuation cycle type 0 */
261
262        write4 (PSII_CONFIG_DATA, (unsigned long) val);
263
264        return (0);
265}
266
267static struct pci_config_table ap1000_config_table[] = {
268#ifdef CONFIG_AP1000
269        {PCI_ANY_ID, PCI_ANY_ID, PCI_ANY_ID,
270         PCI_BUS (CFG_ETH_DEV_FN), PCI_DEV (CFG_ETH_DEV_FN),
271         PCI_FUNC (CFG_ETH_DEV_FN),
272         pci_cfgfunc_config_device,
273         {CFG_ETH_IOBASE, CFG_ETH_MEMBASE,
274          PCI_COMMAND_IO | PCI_COMMAND_MEMORY | PCI_COMMAND_MASTER}},
275#endif
276        {}
277};
278
279static struct pci_controller psII_hose = {
280      config_table:ap1000_config_table,
281};
282
283void pci_init_board (void)
284{
285        struct pci_controller *hose = &psII_hose;
286
287        /*
288         * Register the hose
289         */
290        hose->first_busno = 0;
291        hose->last_busno = 0xff;
292
293        /* System memory space */
294        pci_set_region (hose->regions + 0,
295                        AP1000_SYS_MEM_START, AP1000_SYS_MEM_START,
296                        AP1000_SYS_MEM_SIZE,
297                        PCI_REGION_MEM | PCI_REGION_MEMORY);
298
299        /* PCI Memory space */
300        pci_set_region (hose->regions + 1,
301                        PSII_PCI_MEM_BASE, PSII_PCI_MEM_BASE,
302                        PSII_PCI_MEM_SIZE, PCI_REGION_MEM);
303
304        /* No IO Memory space  - for now */
305
306        pci_set_ops (hose,
307                     psII_read_config_byte,
308                     psII_read_config_word,
309                     psII_read_config_dword,
310                     psII_write_config_byte,
311                     psII_write_config_word, psII_write_config_dword);
312
313        hose->region_count = 2;
314
315        pci_register_hose (hose);
316
317        hose->last_busno = pci_hose_scan (hose);
318}
Note: See TracBrowser for help on using the repository browser.