source: SVN/rincon/u-boot/board/mvblue/mvblue.c @ 55

Last change on this file since 55 was 55, checked in by Tim Harvey, 22 months ago

rincon: added latest u-boot source

restored form server backup

Signed-off-by: Tim Harvey <tharvey@…>

File size: 5.6 KB
Line 
1/*
2 * GNU General Public License for more details.
3 *
4 * MATRIX Vision GmbH / June 2002-Nov 2003
5 * Andre Schwarz
6 */
7
8#include <common.h>
9#include <mpc824x.h>
10#include <asm/io.h>
11#include <ns16550.h>
12#include <netdev.h>
13
14#ifdef CONFIG_PCI
15#include <pci.h>
16#endif
17
18DECLARE_GLOBAL_DATA_PTR;
19
20u32 get_BoardType (void);
21
22#define PCI_CONFIG(b,d,f,r)    cpu_to_le32(0x80000000 | ((b&0xff)<<16) \
23                                                      | ((d&0x1f)<<11) \
24                                                      | ((f&0x7)<<7)   \
25                                                      | (r&0xfc) )
26
27int mv_pci_read (int bus, int dev, int func, int reg)
28{
29        *(u32 *) (0xfec00cf8) = PCI_CONFIG (bus, dev, func, reg);
30        asm ("sync");
31        return cpu_to_le32 (*(u32 *) (0xfee00cfc));
32}
33
34u32 get_BoardType ()
35{
36        return (mv_pci_read (0, 0xe, 0, 0) == 0x06801095 ? 0 : 1);
37}
38
39void init_2nd_DUART (void)
40{
41        NS16550_t console = (NS16550_t) CFG_NS16550_COM2;
42        int clock_divisor = CFG_NS16550_CLK / 16 / CONFIG_BAUDRATE;
43
44        *(u8 *) (0xfc004511) = 0x1;
45        NS16550_init (console, clock_divisor);
46}
47void hw_watchdog_reset (void)
48{
49        if (get_BoardType () == 0) {
50                *(u32 *) (0xff000005) = 0;
51                asm ("sync");
52        }
53}
54int checkboard (void)
55{
56        ulong busfreq = get_bus_freq (0);
57        char buf[32];
58        u32 BoardType = get_BoardType ();
59        char *BoardName[2] = { "mvBlueBOX", "mvBlueLYNX" };
60        char *p;
61        bd_t *bd = gd->bd;
62
63        hw_watchdog_reset ();
64
65        printf ("U-Boot (%s) running on mvBLUE device.\n", MV_VERSION);
66        printf ("       Found %s running at %s MHz memory clock.\n",
67                BoardName[BoardType], strmhz (buf, busfreq));
68
69        init_2nd_DUART ();
70
71        if ((p = getenv ("console_nr")) != NULL) {
72                unsigned long con_nr = simple_strtoul (p, NULL, 10) & 3;
73
74                bd->bi_baudrate &= ~3;
75                bd->bi_baudrate |= con_nr & 3;
76        }
77        return 0;
78}
79
80phys_size_t initdram (int board_type)
81{
82        long size;
83        long new_bank0_end;
84        long mear1;
85        long emear1;
86
87        size = get_ram_size(CFG_SDRAM_BASE, CFG_MAX_RAM_SIZE);
88
89        new_bank0_end = size - 1;
90        mear1 = mpc824x_mpc107_getreg(MEAR1);
91        emear1 = mpc824x_mpc107_getreg(EMEAR1);
92        mear1 = (mear1  & 0xFFFFFF00) |
93                ((new_bank0_end & MICR_ADDR_MASK) >> MICR_ADDR_SHIFT);
94        emear1 = (emear1 & 0xFFFFFF00) |
95                ((new_bank0_end & MICR_ADDR_MASK) >> MICR_EADDR_SHIFT);
96        mpc824x_mpc107_setreg(MEAR1,  mear1);
97        mpc824x_mpc107_setreg(EMEAR1, emear1);
98
99        return (size);
100}
101
102/* ------------------------------------------------------------------------- */
103u8 *dhcp_vendorex_prep (u8 * e)
104{
105        char *ptr;
106
107        /* DHCP vendor-class-identifier = 60 */
108        if ((ptr = getenv ("dhcp_vendor-class-identifier"))) {
109                *e++ = 60;
110                *e++ = strlen (ptr);
111                while (*ptr)
112                        *e++ = *ptr++;
113        }
114        /* my DHCP_CLIENT_IDENTIFIER = 61 */
115        if ((ptr = getenv ("dhcp_client_id"))) {
116                *e++ = 61;
117                *e++ = strlen (ptr);
118                while (*ptr)
119                        *e++ = *ptr++;
120        }
121        return e;
122}
123
124u8 *dhcp_vendorex_proc (u8 * popt)
125{
126        return NULL;
127}
128
129/* ------------------------------------------------------------------------- */
130
131/*
132 * Initialize PCI Devices
133 */
134#ifdef CONFIG_PCI
135void pci_mvblue_clear_base (struct pci_controller *hose, pci_dev_t dev)
136{
137        u32 cnt;
138
139        printf ("clear base @ dev/func 0x%02x/0x%02x ... ", PCI_DEV (dev),
140                PCI_FUNC (dev));
141        for (cnt = 0; cnt < 6; cnt++)
142                pci_hose_write_config_dword (hose, dev, 0x10 + (4 * cnt),
143                                             0x0);
144        printf ("done\n");
145}
146
147void duart_setup (u32 base, u16 divisor)
148{
149        printf ("duart setup ...");
150        out_8 ((u8 *) (CFG_ISA_IO + base + 3), 0x80);
151        out_8 ((u8 *) (CFG_ISA_IO + base + 0), divisor & 0xff);
152        out_8 ((u8 *) (CFG_ISA_IO + base + 1), divisor >> 8);
153        out_8 ((u8 *) (CFG_ISA_IO + base + 3), 0x03);
154        out_8 ((u8 *) (CFG_ISA_IO + base + 4), 0x03);
155        out_8 ((u8 *) (CFG_ISA_IO + base + 2), 0x07);
156        printf ("done\n");
157}
158
159void pci_mvblue_fixup_irq_behind_bridge (struct pci_controller *hose,
160                                         pci_dev_t bridge, unsigned char irq)
161{
162        pci_dev_t d;
163        unsigned char bus;
164        unsigned short vendor, class;
165
166        pci_hose_read_config_byte (hose, bridge, PCI_SECONDARY_BUS, &bus);
167        for (d = PCI_BDF (bus, 0, 0);
168             d < PCI_BDF (bus, PCI_MAX_PCI_DEVICES - 1,
169                          PCI_MAX_PCI_FUNCTIONS - 1);
170             d += PCI_BDF (0, 0, 1)) {
171                pci_hose_read_config_word (hose, d, PCI_VENDOR_ID, &vendor);
172                if (vendor != 0xffff && vendor != 0x0000) {
173                        pci_hose_read_config_word (hose, d, PCI_CLASS_DEVICE,
174                                                   &class);
175                        if (class == PCI_CLASS_BRIDGE_PCI)
176                                pci_mvblue_fixup_irq_behind_bridge (hose, d,
177                                                                    irq);
178                        else
179                                pci_hose_write_config_byte (hose, d,
180                                                            PCI_INTERRUPT_LINE,
181                                                            irq);
182                }
183        }
184}
185
186#define MV_MAX_PCI_BUSSES       3
187#define SLOT0_IRQ       3
188#define SLOT1_IRQ       4
189void pci_mvblue_fixup_irq (struct pci_controller *hose, pci_dev_t dev)
190{
191        unsigned char line = 0xff;
192        unsigned short class;
193
194        if (PCI_BUS (dev) == 0) {
195                switch (PCI_DEV (dev)) {
196                case 0xd:
197                        if (get_BoardType () == 0) {
198                                line = 1;
199                        } else
200                                /* mvBL */
201                                line = 2;
202                        break;
203                case 0xe:
204                        /* mvBB: IDE */
205                        line = 2;
206                        pci_hose_write_config_byte (hose, dev, 0x8a, 0x20);
207                        break;
208                case 0xf:
209                        /* mvBB: Slot0 (Grabber) */
210                        pci_hose_read_config_word (hose, dev,
211                                                   PCI_CLASS_DEVICE, &class);
212                        if (class == PCI_CLASS_BRIDGE_PCI) {
213                                pci_mvblue_fixup_irq_behind_bridge (hose, dev,
214                                                                    SLOT0_IRQ);
215                                line = 0xff;
216                        } else
217                                line = SLOT0_IRQ;
218                        break;
219                case 0x10:
220                        /* mvBB: Slot1 */
221                        pci_hose_read_config_word (hose, dev,
222                                                   PCI_CLASS_DEVICE, &class);
223                        if (class == PCI_CLASS_BRIDGE_PCI) {
224                                pci_mvblue_fixup_irq_behind_bridge (hose, dev,
225                                                                    SLOT1_IRQ);
226                                line = 0xff;
227                        } else
228                                line = SLOT1_IRQ;
229                        break;
230                default:
231                        printf ("***pci_scan: illegal dev = 0x%08x\n",
232                                PCI_DEV (dev));
233                        line = 0xff;
234                        break;
235                }
236                pci_hose_write_config_byte (hose, dev, PCI_INTERRUPT_LINE,
237                                            line);
238        }
239}
240
241struct pci_controller hose = {
242        fixup_irq:pci_mvblue_fixup_irq
243};
244
245void pci_init_board (void)
246{
247        pci_mpc824x_init (&hose);
248}
249
250int board_eth_init(bd_t *bis)
251{
252        return pci_eth_init(bis);
253}
254#endif
Note: See TracBrowser for help on using the repository browser.