source: SVN/rincon/u-boot/cpu/i386/sc520.c @ 55

Last change on this file since 55 was 55, checked in by Tim Harvey, 22 months ago

rincon: added latest u-boot source

restored form server backup

Signed-off-by: Tim Harvey <tharvey@…>

File size: 11.6 KB
Line 
1/*
2 * (C) Copyright 2002
3 * Daniel Engström, Omicron Ceti AB <daniel@omicron.se>.
4 *
5 * See file CREDITS for list of people who contributed to this
6 * project.
7 *
8 * This program is free software; you can redistribute it and/or
9 * modify it under the terms of the GNU General Public License as
10 * published by the Free Software Foundation; either version 2 of
11 * the License, or (at your option) any later version.
12 *
13 * This program is distributed in the hope that it will be useful,
14 * but WITHOUT ANY WARRANTY; without even the implied warranty of
15 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16 * GNU General Public License for more details.
17 *
18 * You should have received a copy of the GNU General Public License
19 * along with this program; if not, write to the Free Software
20 * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
21 * MA 02111-1307 USA
22 */
23
24/* stuff specific for the sc520,
25 * but idependent of implementation */
26
27#include <config.h>
28
29#ifdef CONFIG_SC520
30
31#include <common.h>
32#include <config.h>
33#include <pci.h>
34#ifdef CONFIG_SC520_SSI
35#include <ssi.h>
36#endif
37#include <asm/io.h>
38#include <asm/pci.h>
39#include <asm/ic/sc520.h>
40
41DECLARE_GLOBAL_DATA_PTR;
42
43/*
44 * utility functions for boards based on the AMD sc520
45 *
46 * void write_mmcr_byte(u16 mmcr, u8 data)
47 * void write_mmcr_word(u16 mmcr, u16 data)
48 * void write_mmcr_long(u16 mmcr, u32 data)
49 *
50 * u8   read_mmcr_byte(u16 mmcr)
51 * u16  read_mmcr_word(u16 mmcr)
52 * u32  read_mmcr_long(u16 mmcr)
53 *
54 * void init_sc520(void)
55 * unsigned long init_sc520_dram(void)
56 * void pci_sc520_init(struct pci_controller *hose)
57 *
58 * void reset_timer(void)
59 * ulong get_timer(ulong base)
60 * void set_timer(ulong t)
61 * void udelay(unsigned long usec)
62 *
63 */
64
65static u32 mmcr_base= 0xfffef000;
66
67void write_mmcr_byte(u16 mmcr, u8 data)
68{
69        writeb(data, mmcr+mmcr_base);
70}
71
72void write_mmcr_word(u16 mmcr, u16 data)
73{
74        writew(data, mmcr+mmcr_base);
75}
76
77void write_mmcr_long(u16 mmcr, u32 data)
78{
79        writel(data, mmcr+mmcr_base);
80}
81
82u8 read_mmcr_byte(u16 mmcr)
83{
84        return readb(mmcr+mmcr_base);
85}
86
87u16 read_mmcr_word(u16 mmcr)
88{
89        return readw(mmcr+mmcr_base);
90}
91
92u32 read_mmcr_long(u16 mmcr)
93{
94        return readl(mmcr+mmcr_base);
95}
96
97
98void init_sc520(void)
99{
100        /* Set the UARTxCTL register at it's slower,
101         * baud clock giving us a 1.8432 MHz reference
102         */
103        write_mmcr_byte(SC520_UART1CTL, 7);
104        write_mmcr_byte(SC520_UART2CTL, 7);
105
106        /* first set the timer pin mapping */
107        write_mmcr_byte(SC520_CLKSEL, 0x72);    /* no clock frequency selected, use 1.1892MHz */
108
109        /* enable PCI bus arbitrer */
110        write_mmcr_byte(SC520_SYSARBCTL,0x02);  /* enable concurrent mode */
111
112        write_mmcr_word(SC520_SYSARBMENB,0x1f); /* enable external grants */
113        write_mmcr_word(SC520_HBCTL,0x04);      /* enable posted-writes */
114
115
116        if (CFG_SC520_HIGH_SPEED) {
117                write_mmcr_byte(SC520_CPUCTL, 0x2);     /* set it to 133 MHz and write back */
118                gd->cpu_clk = 133000000;
119                printf("## CPU Speed set to 133MHz\n");
120        } else {
121                write_mmcr_byte(SC520_CPUCTL, 1);       /* set CPU to 100 MHz and write back cache */
122                printf("## CPU Speed set to 100MHz\n");
123                gd->cpu_clk = 100000000;
124        }
125
126
127        /* wait at least one millisecond */
128        asm("movl       $0x2000,%%ecx\n"
129            "wait_loop: pushl %%ecx\n"
130            "popl       %%ecx\n"
131            "loop wait_loop\n": : : "ecx");
132
133        /* turn on the SDRAM write buffer */
134        write_mmcr_byte(SC520_DBCTL, 0x11);
135
136        /* turn on the cache and disable write through */
137        asm("movl       %%cr0, %%eax\n"
138            "andl       $0x9fffffff, %%eax\n"
139            "movl       %%eax, %%cr0\n"  : : : "eax");
140}
141
142unsigned long init_sc520_dram(void)
143{
144        bd_t *bd = gd->bd;
145
146        u32 dram_present=0;
147        u32 dram_ctrl;
148#ifdef CFG_SDRAM_DRCTMCTL
149        /* these memory control registers are set up in the assember part,
150         * in sc520_asm.S, during 'mem_init'.  If we muck with them here,
151         * after we are running a stack in RAM, we have troubles.  Besides,
152         * these refresh and delay values are better ? simply specified
153         * outright in the include/configs/{cfg} file since the HW designer
154         * simply dictates it.
155         */
156#else
157        int val;
158
159        int cas_precharge_delay = CFG_SDRAM_PRECHARGE_DELAY;
160        int refresh_rate        = CFG_SDRAM_REFRESH_RATE;
161        int ras_cas_delay       = CFG_SDRAM_RAS_CAS_DELAY;
162
163        /* set SDRAM speed here */
164
165        refresh_rate/=78;
166        if (refresh_rate<=1) {
167                val = 0;  /* 7.8us */
168        } else if (refresh_rate==2) {
169                val = 1;  /* 15.6us */
170        } else if (refresh_rate==3 || refresh_rate==4) {
171                val = 2;  /* 31.2us */
172        } else {
173                val = 3;  /* 62.4us */
174        }
175
176        write_mmcr_byte(SC520_DRCCTL, (read_mmcr_byte(SC520_DRCCTL) & 0xcf) | (val<<4));
177
178        val = read_mmcr_byte(SC520_DRCTMCTL);
179        val &= 0xf0;
180
181        if (cas_precharge_delay==3) {
182                val |= 0x04;   /* 3T */
183        } else if (cas_precharge_delay==4) {
184                val |= 0x08;   /* 4T */
185        } else if (cas_precharge_delay>4) {
186                val |= 0x0c;
187        }
188
189        if (ras_cas_delay > 3) {
190                val |= 2;
191        } else {
192                val |= 1;
193        }
194        write_mmcr_byte(SC520_DRCTMCTL, val);
195#endif
196
197        /* We read-back the configuration of the dram
198         * controller that the assembly code wrote */
199        dram_ctrl = read_mmcr_long(SC520_DRCBENDADR);
200
201        bd->bi_dram[0].start = 0;
202        if (dram_ctrl & 0x80) {
203                /* bank 0 enabled */
204                dram_present = bd->bi_dram[1].start = (dram_ctrl & 0x7f) << 22;
205                bd->bi_dram[0].size = bd->bi_dram[1].start;
206
207        } else {
208                bd->bi_dram[0].size = 0;
209                bd->bi_dram[1].start = bd->bi_dram[0].start;
210        }
211
212        if (dram_ctrl & 0x8000) {
213                /* bank 1 enabled */
214                dram_present = bd->bi_dram[2].start = (dram_ctrl & 0x7f00) << 14;
215                bd->bi_dram[1].size = bd->bi_dram[2].start -  bd->bi_dram[1].start;
216        } else {
217                bd->bi_dram[1].size = 0;
218                bd->bi_dram[2].start = bd->bi_dram[1].start;
219        }
220
221        if (dram_ctrl & 0x800000) {
222                /* bank 2 enabled */
223                dram_present = bd->bi_dram[3].start = (dram_ctrl & 0x7f0000) << 6;
224                bd->bi_dram[2].size = bd->bi_dram[3].start -  bd->bi_dram[2].start;
225        } else {
226                bd->bi_dram[2].size = 0;
227                bd->bi_dram[3].start = bd->bi_dram[2].start;
228        }
229
230        if (dram_ctrl & 0x80000000) {
231                /* bank 3 enabled */
232                dram_present  = (dram_ctrl & 0x7f000000) >> 2;
233                bd->bi_dram[3].size = dram_present -  bd->bi_dram[3].start;
234        } else {
235                bd->bi_dram[3].size = 0;
236        }
237
238
239#if 0
240        printf("Configured %d bytes of dram\n", dram_present);
241#endif
242        gd->ram_size = dram_present;
243
244        return dram_present;
245}
246
247
248#ifdef CONFIG_PCI
249
250
251static struct {
252        u8 priority;
253        u16 level_reg;
254        u8 level_bit;
255} sc520_irq[] = {
256        { SC520_IRQ0,  SC520_MPICMODE,  0x01 },
257        { SC520_IRQ1,  SC520_MPICMODE,  0x02 },
258        { SC520_IRQ2,  SC520_SL1PICMODE, 0x02 },
259        { SC520_IRQ3,  SC520_MPICMODE,  0x08 },
260        { SC520_IRQ4,  SC520_MPICMODE,  0x10 },
261        { SC520_IRQ5,  SC520_MPICMODE,  0x20 },
262        { SC520_IRQ6,  SC520_MPICMODE,  0x40 },
263        { SC520_IRQ7,  SC520_MPICMODE,  0x80 },
264
265        { SC520_IRQ8,  SC520_SL1PICMODE, 0x01 },
266        { SC520_IRQ9,  SC520_SL1PICMODE, 0x02 },
267        { SC520_IRQ10, SC520_SL1PICMODE, 0x04 },
268        { SC520_IRQ11, SC520_SL1PICMODE, 0x08 },
269        { SC520_IRQ12, SC520_SL1PICMODE, 0x10 },
270        { SC520_IRQ13, SC520_SL1PICMODE, 0x20 },
271        { SC520_IRQ14, SC520_SL1PICMODE, 0x40 },
272        { SC520_IRQ15, SC520_SL1PICMODE, 0x80 }
273};
274
275
276/* The interrupt used for PCI INTA-INTD  */
277int sc520_pci_ints[15] = {
278        -1, -1, -1, -1, -1, -1, -1, -1,
279                -1, -1, -1, -1, -1, -1, -1
280};
281
282/* utility function to configure a pci interrupt */
283int pci_sc520_set_irq(int pci_pin, int irq)
284{
285        int i;
286
287# if 1
288        printf("set_irq(): map INT%c to IRQ%d\n", pci_pin + 'A', irq);
289#endif
290        if (irq < 0 || irq > 15) {
291                return -1; /* illegal irq */
292        }
293
294        if (pci_pin < 0 || pci_pin > 15) {
295                return -1; /* illegal pci int pin */
296        }
297
298        /* first disable any non-pci interrupt source that use
299         * this level */
300        for (i=SC520_GPTMR0MAP;i<=SC520_GP10IMAP;i++) {
301                if (i>=SC520_PCIINTAMAP&&i<=SC520_PCIINTDMAP) {
302                        continue;
303                }
304                if (read_mmcr_byte(i) == sc520_irq[irq].priority) {
305                        write_mmcr_byte(i, SC520_IRQ_DISABLED);
306                }
307        }
308
309        /* Set the trigger to level */
310        write_mmcr_byte(sc520_irq[irq].level_reg,
311                        read_mmcr_byte(sc520_irq[irq].level_reg) | sc520_irq[irq].level_bit);
312
313
314        if (pci_pin < 4) {
315                /* PCI INTA-INTD */
316                /* route the interrupt */
317                write_mmcr_byte(SC520_PCIINTAMAP + pci_pin, sc520_irq[irq].priority);
318
319
320        } else {
321                /* GPIRQ0-GPIRQ10 used for additional PCI INTS */
322                write_mmcr_byte(SC520_GP0IMAP + pci_pin - 4, sc520_irq[irq].priority);
323
324                /* also set the polarity in this case */
325                write_mmcr_word(SC520_INTPINPOL,
326                                read_mmcr_word(SC520_INTPINPOL) | (1 << (pci_pin-4)));
327
328        }
329
330        /* register the pin */
331        sc520_pci_ints[pci_pin] = irq;
332
333
334        return 0; /* OK */
335}
336
337void pci_sc520_init(struct pci_controller *hose)
338{
339        hose->first_busno = 0;
340        hose->last_busno = 0xff;
341
342        /* System memory space */
343        pci_set_region(hose->regions + 0,
344                       SC520_PCI_MEMORY_BUS,
345                       SC520_PCI_MEMORY_PHYS,
346                       SC520_PCI_MEMORY_SIZE,
347                       PCI_REGION_MEM | PCI_REGION_MEMORY);
348
349        /* PCI memory space */
350        pci_set_region(hose->regions + 1,
351                       SC520_PCI_MEM_BUS,
352                       SC520_PCI_MEM_PHYS,
353                       SC520_PCI_MEM_SIZE,
354                       PCI_REGION_MEM);
355
356        /* ISA/PCI memory space */
357        pci_set_region(hose->regions + 2,
358                       SC520_ISA_MEM_BUS,
359                       SC520_ISA_MEM_PHYS,
360                       SC520_ISA_MEM_SIZE,
361                       PCI_REGION_MEM);
362
363        /* PCI I/O space */
364        pci_set_region(hose->regions + 3,
365                       SC520_PCI_IO_BUS,
366                       SC520_PCI_IO_PHYS,
367                       SC520_PCI_IO_SIZE,
368                       PCI_REGION_IO);
369
370        /* ISA/PCI I/O space */
371        pci_set_region(hose->regions + 4,
372                       SC520_ISA_IO_BUS,
373                       SC520_ISA_IO_PHYS,
374                       SC520_ISA_IO_SIZE,
375                       PCI_REGION_IO);
376
377        hose->region_count = 5;
378
379        pci_setup_type1(hose,
380                        SC520_REG_ADDR,
381                        SC520_REG_DATA);
382
383        pci_register_hose(hose);
384
385        hose->last_busno = pci_hose_scan(hose);
386
387        /* enable target memory acceses on host brige */
388        pci_write_config_word(0, PCI_COMMAND,
389                              PCI_COMMAND_MEMORY | PCI_COMMAND_MASTER);
390
391}
392
393
394#endif
395
396#ifdef CFG_TIMER_SC520
397
398
399void reset_timer(void)
400{
401        write_mmcr_word(SC520_GPTMR0CNT, 0);
402        write_mmcr_word(SC520_GPTMR0CTL, 0x6001);
403
404}
405
406ulong get_timer(ulong base)
407{
408        /* fixme: 30 or 33 */
409        return  read_mmcr_word(SC520_GPTMR0CNT) / 33;
410}
411
412void set_timer(ulong t)
413{
414        /* FixMe: use two cascade coupled timers */
415        write_mmcr_word(SC520_GPTMR0CTL, 0x4001);
416        write_mmcr_word(SC520_GPTMR0CNT, t*33);
417        write_mmcr_word(SC520_GPTMR0CTL, 0x6001);
418}
419
420
421void udelay(unsigned long usec)
422{
423        int m=0;
424        long u;
425
426        read_mmcr_word(SC520_SWTMRMILLI);
427        read_mmcr_word(SC520_SWTMRMICRO);
428
429#if 0
430        /* do not enable this line, udelay is used in the serial driver -> recursion */
431        printf("udelay: %ld m.u %d.%d  tm.tu %d.%d\n", usec, m, u, tm, tu);
432#endif
433        while (1) {
434
435                m += read_mmcr_word(SC520_SWTMRMILLI);
436                u = read_mmcr_word(SC520_SWTMRMICRO) + (m * 1000);
437
438                if (usec <= u) {
439                        break;
440                }
441        }
442}
443
444#endif
445
446int ssi_set_interface(int freq, int lsb_first, int inv_clock, int inv_phase)
447{
448        u8 temp=0;
449
450        if (freq >= 8192) {
451                temp |= CTL_CLK_SEL_4;
452        } else if (freq >= 4096) {
453                temp |= CTL_CLK_SEL_8;
454        } else if (freq >= 2048) {
455                temp |= CTL_CLK_SEL_16;
456        } else if (freq >= 1024) {
457                temp |= CTL_CLK_SEL_32;
458        } else if (freq >= 512) {
459                temp |= CTL_CLK_SEL_64;
460        } else if (freq >= 256) {
461                temp |= CTL_CLK_SEL_128;
462        } else if (freq >= 128) {
463                temp |= CTL_CLK_SEL_256;
464        } else {
465                temp |= CTL_CLK_SEL_512;
466        }
467
468        if (!lsb_first) {
469                temp |= MSBF_ENB;
470        }
471
472        if (inv_clock) {
473                temp |= CLK_INV_ENB;
474        }
475
476        if (inv_phase) {
477                temp |= PHS_INV_ENB;
478        }
479
480        write_mmcr_byte(SC520_SSICTL, temp);
481
482        return 0;
483}
484
485u8 ssi_txrx_byte(u8 data)
486{
487        write_mmcr_byte(SC520_SSIXMIT, data);
488        while ((read_mmcr_byte(SC520_SSISTA)) & SSISTA_BSY);
489        write_mmcr_byte(SC520_SSICMD, SSICMD_CMD_SEL_XMITRCV);
490        while ((read_mmcr_byte(SC520_SSISTA)) & SSISTA_BSY);
491        return read_mmcr_byte(SC520_SSIRCV);
492}
493
494
495void ssi_tx_byte(u8 data)
496{
497        write_mmcr_byte(SC520_SSIXMIT, data);
498        while ((read_mmcr_byte(SC520_SSISTA)) & SSISTA_BSY);
499        write_mmcr_byte(SC520_SSICMD, SSICMD_CMD_SEL_XMIT);
500}
501
502u8 ssi_rx_byte(void)
503{
504        while ((read_mmcr_byte(SC520_SSISTA)) & SSISTA_BSY);
505        write_mmcr_byte(SC520_SSICMD, SSICMD_CMD_SEL_RCV);
506        while ((read_mmcr_byte(SC520_SSISTA)) & SSISTA_BSY);
507        return read_mmcr_byte(SC520_SSIRCV);
508}
509
510#endif /* CONFIG_SC520 */
Note: See TracBrowser for help on using the repository browser.